TSMC telah meluncurkan teknologi produksi kelas 4 nm barunya, N4C, di Simposium Teknologi Amerika Utara 2024. Proses fabrikasi baru ini dirancang untuk meningkatkan node produksi kelas 5nm milik perusahaan dengan menawarkan pengurangan biaya yang signifikan dan mengoptimalkan efisiensi desain.
“Jadi, kami belum selesai dengan 5nm dan 4nm kami [technologies],” kata Kevin Zhang, Wakil Presiden Pengembangan Bisnis di TSMC. “Dari N5 ke N4, kami telah mencapai peningkatan kepadatan optik sebesar 4%, dan kami terus meningkatkan kinerja transistor. Sekarang kami menghadirkan N4C ke portofolio teknologi 4 nm kami. N4C memungkinkan pelanggan kami mengurangi biaya dengan melepas beberapa masker dan juga meningkatkan desain IP asli seperti sel standar dan SRAM untuk lebih mengurangi biaya kepemilikan tingkat produk secara keseluruhan.”
Teknologi proses N4C adalah bagian dari keluarga node N5/N4 TSMC dan dibangun berdasarkan teknologi N4P. Dengan mendesain ulang sel standar dan sel SRAM, mengubah beberapa aturan desain, dan mengurangi jumlah lapisan penutup yang digunakan, TSMC berencana memangkas biaya hingga 8,5%. Perubahan ini tidak hanya menyederhanakan proses manufaktur tetapi juga mengurangi ukuran cetakan, yang berpotensi meningkatkan hasil karena kompleksitas yang lebih sedikit dan kebutuhan area yang lebih kecil.
Node hemat biaya ini menggunakan infrastruktur desain yang sama dengan N4P, meskipun masih belum jelas apakah IP dari N5, N4, dan N4P dapat langsung ditransfer ke chip berbasis N4C. Hal ini menimbulkan ketidakpastian mengenai kompatibilitas dengan desain yang ada. Kami belum tahu betapa mudahnya mem-portingnya ke N4C dari N5 atau N4. TSMC menyiratkan bahwa mereka akan menawarkan keseimbangan terbaik antara biaya-manfaat dan upaya desain, dengan tujuan untuk mendorong penerapan proses N4C, namun detailnya masih harus dilihat.
Pengenalan N4C secara strategis penting bagi TSMC karena memberikan cara bagi pelanggan untuk menurunkan biaya produksi secara signifikan untuk node kelas 4nm, yang dapat mendorong penerapan teknologi proses ini di antara pelanggan yang mencari biaya yang relatif rendah. Node baru ini menjanjikan kombinasi daya, kinerja, dan area (PPA) yang disesuaikan dengan baik, menjadikannya pilihan yang menarik bagi banyak klien TSMC.
Mengingat tingginya biaya yang terkait dengan teknologi kelas 3nm dan keunggulannya yang relatif terbatas dibandingkan node seperti N4P dalam hal kinerja dan kepadatan transistor, N4C diposisikan sebagai pilihan yang populer.
TSMC berencana untuk mulai memproduksi chip menggunakan teknologi N4C pada tahun 2025. Dengan enam tahun pengalaman dalam proses fabrikasi kelas 5 nm pada saat itu, perusahaan mengantisipasi bahwa N4C akan mencapai hasil yang baik dan mempertahankan biaya yang lebih rendah, sehingga memperkuat daya tariknya sebagai produk yang hemat biaya. solusi manufaktur di industri semikonduktor. Faktanya, pada tahun 2025, banyak alat fab di fab berkemampuan 5nm akan terdepresiasi, sehingga N4C dan node serupa sebenarnya bisa lebih hemat biaya.